Ktorý faktor ovplyvňuje zaťaženie CMO?

Zaťaženie CMOS s odkazom na kapacitné zaťaženie na bráne CMOS je ovplyvnené niekoľkými faktormi:

1. Kapacita brány (C_gate): Vnútorná kapacita samotnej brány. Závisí to od veľkosti brány (šírka a dĺžka tranzistorov) a proces výroby. Väčšie tranzistory majú vyššiu kapacitu brány.

2. Kapacita odtoku/zdroja (c_drain, c_source): Kapacita medzi difúziami odtoku/zdroja a substrátom. Toto je ovplyvnené veľkosťou oblastí odtoku/zdroja a koncentráciou dopingu. Väčšie tranzistory majú vo všeobecnosti väčšie kapacity odtoku/zdroja.

3. Prepojená kapacita (c_interconnect): Kapacita kovových vodičov spájajúcich bránu k iným bránám alebo k vstupným/výstupným podložkám. To je vysoko závislé od dĺžky a šírky vodičov, počtu použitých kovových vrstiev a dielektrického materiálu medzi vrstvami. Toto je často dominantným prispievateľom k celkovej kapacitácii zaťaženia, najmä v zložitých integrovaných obvodoch.

4. Miller Capacitance: Jedná sa o parazitickú kapacitu súvisiacu so spätnou väzbou medzi vstupom a výstupom brány, najmä v meničoch a zosilňovačoch. Je výrazne zosilnená ziskom obvodu a môže drasticky zvýšiť účinnú kapacitu zaťaženia.

5. Kapacita križovatky (c_junction): Kapacita spojená s križovatkami P-N v tranzistoroch. Závisí to od spätného napätia zaujatosti cez križovatky.

6. Fanout: Počet brán pripojených k výstupu danej brány. Každá pripojená brána pridáva svoju vstupnú kapacitu do celkového zaťaženia. Vyšší ventilátor vedie k výrazne zvýšenej kapacity zaťaženia.

7. Dĺžka drôtu a smerovanie: Dlhšie a zložitejšie smerovanie prepojených drôtov prispieva k vyššej kapacite. Toto sa zhoršuje použitím užších drôtov v pokročilých uzloch procesu.

8. Procesná technológia: Výrobný proces významne ovplyvňuje všetky vyššie uvedené kapacity. Menšie tranzistory v pokročilých technológiách CMOS majú vo všeobecnosti nižšie kapacity individuálne, ale zvýšená hustota a zložitosť prepojenia môžu viesť k čistému zvýšeniu celkového zaťaženia.

9. Substrátový materiál a hrúbka: Materiál a hrúbka substrátu ovplyvňujú parazitické kapacity.

Stručne povedané, minimalizácia načítania SORS často zahŕňa starostlivé úvahy o návrhu, ako je optimalizácia veľkostí tranzistorov, minimalizácia dĺžiek drôtov a využívanie efektívnych smerovacích stratégií a využitie techník navrhovania nízkej energie. Presné odhady kapacity načítania sú rozhodujúce pre správnu analýzu načasovania a optimalizáciu obvodov.

• Predchádzajúca strana: Aká je funkcia procesora soketu? 
• Ďalšia strana: Aká časť procesora ukladá číselné údaje počas spracovania kurzu?