Ako sa implementuje vyrovnávacia pamäť L2 vo vnútri bývania procesora?

Implementácia vyrovnávacej pamäte L2 v rámci bývania procesora sa výrazne líši v závislosti od konkrétnej architektúry procesorov a generácie. Uplatňujú sa však niektoré spoločné zásady a prístupy:

Fyzická implementácia:

* sram (statická pamäť s náhodným prístupom): Vyrovnávacia pamäť L2 je takmer vždy implementovaná pomocou SRAM. SRAM je rýchlejší ako DRAM (dynamická pamäť s náhodným prístupom) používaná pre hlavnú pamäť, ale je tiež drahšia a spotrebuje viac energie na bit. Výhoda rýchlosti je rozhodujúca pre účel vyrovnávacej pamäte:rýchly prístup k často používaným údajom.

* Integrácia na diete: Moderné procesory zvyčajne integrujú vyrovnávaciu pamäť L2 priamo na rovnakú kremíkovú odumieranie ako jadrá procesora. To minimalizuje latenciu v dôsledku komunikácie mimo čipu. Predchádzajúce návrhy niekedy používali samostatné čipy pre vyrovnávaciu pamäť L2, pripojené cez vysokorýchlostnú zbernicu, čo vedie k vyššej latencii.

* Organizácia: Vyrovnávacia pamäť L2 je usporiadaná ako viac-porcie pamäťové pole, čo umožňuje prístup k nej viacerým jadrám alebo vykonávacím jednotkám. Presná organizácia (napr. Počet portov, štruktúra banky) je špecifická pre architektúru, ktorá je navrhnutá tak, aby optimalizovala priepustnosť a minimalizovala tvrdenie.

* interconnect: Vyrovnávacia pamäť L2 komunikuje s jadrami procesorov a ďalšími komponentmi (napr. Vyrovnávacia pamäť L1, radič pamäť) prostredníctvom siete Interconnect On-Die. Táto sieť by mohla byť jednoduchá zbernica alebo zložitejšia architektúra siete alebo kruhu, ktorá sa zameriava na vysokú šírku pásma a nízku latenciu.

* Cache Controller: Špeciálny radič vyrovnávacej pamäte riadi vyrovnávaciu pamäť L2. Zaoberá sa politikami výmeny vyrovnávacej pamäte (napr. LRU, FIFO), prideľovaním údajov a komunikáciou s jadrami procesorov a hlavnou pamäťou. Dizajn riadenia výrazne ovplyvňuje výkon.

architektonické variácie:

* zdieľané vs. vyhradené L2: Niektoré architektúry používajú zdieľanú vyrovnávaciu pamäť L2, ktorá je prístupná všetkými jadrami v procesore, zatiaľ čo iné používajú špecializované cache L2 pre jednotlivé jadrá. Zdieľaný L2 vo všeobecnosti zjednodušuje dizajn, ale môže zaviesť spor; Vydanú L2 zlepšuje výkon na jadro, ale zvyšuje zložitosť.

* Veľkosť a pridruženie vyrovnávacej pamäte: Veľkosť a asociativita vyrovnávacej pamäte L2 sú kritické parametre, ktoré ovplyvňujú výkon a náklady. Väčšie cache vo všeobecnosti zlepšujú sadzby zásahov, ale konzumujú viac oblasti a energie. Vyššia asociativita znižuje konflikty, ale zvyšuje zložitosť.

* politiky inklúzie/vylúčenia: V viacúrovňových hierarchiách vyrovnávacej pamäte (L1, L2, L3) je vlastnosť inklúzie (vyrovnávacia pamäť L1 podskupinou vyrovnávacej pamäte L2) zjednodušuje koherenčné protokoly, ale znižuje flexibilitu. Politiky vylúčenia ponúkajú väčšiu flexibilitu, ale vyžadujú zložitejšie koherenčné protokoly.

Stručne povedané, vyrovnávacia pamäť L2 je sofistikovaný hardvér zložito integrovaný do návrhu procesora. Jeho fyzická implementácia zahŕňa vysokorýchlostné SRAM, optimalizované prepojenie a inteligentné riadenie vyrovnávacej pamäte. Konkrétne detaily sú vysoko závislé od cieľov návrhu procesora (výkon, spotreba energie, náklady) a základnej mikroarchitektúry.

• Predchádzajúca strana: Čo sa považuje za vysoké využitie CPU? 
• Ďalšia strana: Post a Intel povolili staviteľom?