Ako sa generuje čakajúci stav v 8086 mikroprocesor?

Stav čakania v mikroprocesorom 8086 sa generuje na synchronizáciu rýchlosti CPU s pomalšou pamäťou alebo periférnymi zariadeniami. V podstate je to oneskorenie vložené do cyklu zbernice. Stáva sa to, keď 8086 potrebuje prístup k údajom, ktoré ešte nie sú pripravené. Takto sa generuje:

1. pripravený signál: 8086 používa signál „Ready`“ na určenie, či je pamäť alebo periférne zariadenia pripravené na poskytovanie údajov alebo prijať údaje. Tento signál je vstupom do 8086.

2. Pamäť/periférna doba odozvy: Keď model 8086 iniciuje prístup k pamäti (čítaj alebo zápis), odošle signály adresy a riadenia. Pamäť alebo periférne prijímanie tejto žiadosti si vyžaduje určitý čas na odpoveď. Tento čas závisí od jeho rýchlosti (čas prístupu).

3. pripravený =0 (nie je pripravený): Ak pamäť/periférne zariadenia nie je pripravené reagovať v čase očakávania 8086 (určené jej internými hodinami), uplatňuje riadok „Ready` Line (` Ready` =0).

4. čakať vkladanie stavu: 8086 monitoruje líniu „Ready“. Keď vidí „pripravený“, vkladá stav čakania. To znamená, že 8086 pozastavuje jeho prevádzku a v podstate čaká na ďalší hodinový cyklus. Signály adresy a riadenia sa počas tohto čakacieho stavu považujú za stabilné.

5. pripravený =1 (pripravený): Keď sa pamäť/periférne napokon pripraví, uplatňuje riadok „Ready` High (` Ready` =1).

6. Obnoviť operáciu: Po videní `Ready` =1, 8086 obnoví svoju prevádzku a dokončí prístup k pamäti.

V podstate je stav čakania jednoducho 8086, ktorý zostáva v rovnakom cykle zbernice, kým signál `Ready` neuvádza, že pamäť/periférne je pripravené. Ak pamäť/periférne zariadenia vyžaduje viac času na reagovanie, je možné vložiť viac stavov čakania. Počet čakacích stavov je určený tým, ako dlho zostáva signál „pripravený“ nízky.

Ako sa implementuje:

Mechanizmus čakacieho stavu sa zvyčajne implementuje vonkajší do 8086, zvyčajne s použitím externých obvodov. Tento obvod monitoruje čas prístupu pamäte a podľa toho generuje signál „Ready`. Niekedy sa to robí pomocou čipu generátora čakacieho stavu. To umožňuje návrhárovi systému upraviť počet potrebných počtu stavov na základe rýchlosti použitej pamäte. Rýchlejšia pamäť by vyžadovala menej čakacích stavov, zatiaľ čo pomalšia pamäť by vyžadovala viac.

Stručne povedané, stav čakania nie je vnútornou súčasťou súpravy inštrukcií 8086, ale skôr mechanizmom synchronizácie operácie CPU s pomalšími externými zariadeniami pomocou externého signálu „Ready`“.

• Predchádzajúca strana: Sú všetky procesory s dvoma jadrami najmenej 2 GHz? 
• Ďalšia strana: Ktorá jednotka CPU riadi spracovateľské činnosti?