Vitajte na [www.pocitac.win] Pripojiť k domovskej stránke Obľúbené stránky
SystemVerilog sa snaží zamerať na možnosti Verilog a zlepšiť schopnosť jazyka na overenie IP - založené počítačové čipy . SystemVerilog rozširuje na Verilog s realizáciou počítačových jazykovej podpory " C " , ktorý umožňuje vývojárom definovať protokoly HDL v populárnych počítačových programovacích jazykov , ako je C a C + + .
Vývoj
Verilog bol vyvinutý automatizovaných integrovaných Design Systems v roku 1985 . Devätnásť rokov neskôr , Accellera predstavil SystemVerilog rozšíriť schopnosti Verilog je . Verilog začal ako súkromný HDL , pred zverejnený v roku 1980 . Po Verilog stal verejnou HDL , Acellera bol schopný ako rozšíriť štandard pre SystemVerilog a udržiavať osamotené Verilog HDL .
Objektu a overovanie Uplatnenie na báze
Na rozdiel od Verilog , SystemVerilog HDL obsahuje aj overenie objektovo - založené a tvrdenia založené . SystemVerilog môžu byť použité na výrobu true /false typu výroky o bežne používaných testovacích modulov , ktoré obrába niektoré práce z vykonávania vonkajších testovacie moduly pre proces overovania .
IEEE nálepky ,
Verilog je priradená klasifikácia IEEE 1364 Inštitút elektrických a elektronických inžinierov , zatiaľ čo SystemVerilog je označený ako IEEE 1800 . IEEE rozhoduje na základe súboru noriem alebo špecifikácií , ktoré projekty musia spĺňať , aby bolo možné niesť označenie " IEEE " . Číselné etikety prispieť k odlíšeniu Verilog a SystemVerilog z nespočetných iných noriem a projektov IEEE je - existuje viac ako 1300 hardvérových a softvérových protokolov vyvinutá spoločnosťou IEEE výboru
.
Copyright © počítačové znalosti Všetky práva vyhradené