Jednoduché Mikroprocesorové Projekty

Mnoho absolventov a vysokoškolák úrovni kurzy Very Large Scale Integration - VLSI - majú projekty týkajúce sa jedného alebo viacerých aspektov mikroprocesora dizajne . Cieľom týchto projektov je otestovať schopnosť študentov aplikovať teoretické vedomosti v praktickom prostredí . Tieto projekty pomáhajú skúsenosti študenta zisk so softvérom a nástrojov používaných v dizajne VLSI . Cieľom by malo byť , aby sa projekty dostatočne jednoduché , aby sa študent môže dokončiť ich v primeranom čase , a zároveň predstavuje výzvu pre študenta premýšľať nad učebnice . Jednoduché Reduced Instruction Set Computing - RISC - Procesor

V rámci tohto projektu , študent by mal vytvoriť veľmi jednoduchý RISC procesor . Položka spracováva šesť pokynov : sčítanie , odčítanie , násobenie , delenie , zaťaženia a ukladať . Predpokladajme , že existujú tri registre : R1 , R2 a R3 . Aritmetické operácie - to sčítať , odčítať , násobiť a deliť - sa vykonáva na základe hodnôt uložených v registroch R1 a R2 . Preto pred vykonaním operácie , registre musia byť načítaný . Výstup operácie bude uložený v registri R3 . Pred vykonaním novú operáciu , hodnota R3 by mali byť uložené v pamäti .

Tohto projektu , pamäť by mala byť vykonaná . Pamäť môže byť rozdelený do dát a návod časti , resp . Procesor RISC by ste si mali prečítať pokyny z návodu k - pamäte od adresy 0x0 cez maximálnu hodnotu , a vykonať zodpovedajúce akcie . Pamäť môže byť naložené s radom pokynov pre testovanie .
Pipelined RISC procesor

V rámci tohto projektu , procesor RISC výška by mala byť vykonaná ako procesor potrubia lemované . Typický RISC procesor má päť potrubím fázy : " Prines " , " Decode " , " Spustiť " , " pamäť " a " Write Back " . Pipe - podšívka umožňuje rozmanité inštrukcie byť aktívne súčasne , čím dôjde k zlepšeniu výkonu systému .

Potrubie lemované procesory môžu trpieť bublín alebo časových cyklov , kde je vykonávaná žiadna užitočná operácie . V ideálnom procesora potrubím , sa predpokladá , vo všetkých fázach potrubím kompletné v jednom cykle času , a nie je závislosť jednej inštrukcie na strane druhej . V niektorých prípadoch však výsledok predchádzajúcej inštrukcie môžu byť potrebné pre ďalšie inštrukcie . V takých prípadoch , žiadna užitočná operácia môže byť vykonaná až do predchádzajúcej inštrukcie dokončí . Študenti , ktorí menia architektúru procesora k minimalizácii týchto mŕtve cykly môžu byť poskytnuté ďalšie úver .
Analýza výkonnosti aritmetických jednotiek

tohto projektu , rôzne implementácie aritmetické funkcie môžu byť študované pre brány - počet v porovnaní prevádzkových výhod . Napríklad , zmija by mohla byť realizovaná ako sčítačky s kaskádovým alebo carry - look - ahead zmija . Sčítačky s kaskádovým vlnky na carry z jedného navyše etape do druhého , a konečný výsledok je k dispozícii pri poslednej fáze vykonal sčítanie . Táto výbava je pomalý v tom zmysle , že sa považuje za výsledok mnoho cyklov k dispozícii . Avšak , sčítačky s kaskádovým môže byť vykonávaná s nízkym brány - počtu .

Carry - look - ahead výbavu určuje hodnotu prenášanie doplnok dopredu . Pretože hodnota carry sa vypočíta dopredu , môže zmija vypočítať výsledok menej cykloch . Avšak , carry - look - ahead zmija vykonáva viac výpočtov , a preto je vysoko na gate - počtu .

Multiplikátor by mohol byť implementovaný ako Booth multiplikátor alebo multiplikátor shift - add báze . Program shift - add báze je pravidelný spôsob papier a ceruzka posúvanie a opakovane pridávať , kým nie je dokončená výsledok . Booth multiplikátor predstavuje multiplikátor v viac optimálnym spôsobom , aby výrazne znížiť počet potrebných doplnkov . Preto je potrebné menšie počet časových cyklov pre výpočet konečného výsledku .
Jednoduché Cache Controller

vyrovnávacej jednoduchý regulátor môže byť postavený . Cache regulátor môže byť štvorcestný set - asociatívne , s najmenej nedávno použitá - LRU - na náhradné politiky . Keď má cache blok vymeniť , politika LRU vyberie najmenej nedávno použité vyrovnávacej pamäti bloku , a nahradí ten blok .

Čtyřsměrné set - asociatívne cache každý blok pamäti môžu byť umiestnené v jednej z štyri miesta v pamäti cache . V porovnaní s priamym mapované vyrovnávacej pamäte, kde môže byť každý pamäťový blok sa nachádza presne v jednom mieste v pamäti cache , štvorcestný set - asociatívne pamäte cache poskytuje väčšiu flexibilitu pre umiestnenie bloku a zodpovedajúcim lepší vyrovnávacej pamäte výkon .

cache by mala byť vykonávaná s oboma napísať - cez politiky spätného zápisu a Ak dáta v cache je upravený , write - back politika aktualizuje hlavnej pamäti len vtedy , keď je cache blok vymeniť . Na druhú stranu , zápis prostredníctvom politiky aktualizuje hlavnej pamäti zakaždým , keď sú dáta vo vyrovnávacej pamäti je zmenený .
Jednoduché Cache ucelený systém

jednoduchý dva - vyrovnávacej pamäte procesora koherentný systém so systémom riadeným exkluzívny zdieľané -invalid - založené môže byť vykonaná . Každý procesor má svoju vlastnú vyrovnávacej pamäti . V tejto schéme , čiara alebo blok z vyrovnávacej pamäte môže byť v jednom zo štyroch stavov a to , " upravený " , " exkluzívne " , " spoločná " alebo " neplatný " . Linka je v " upravenom " stavu v prípade , že údaje v tomto riadku je platná len v cache procesora . Linka je " exclusive " v prípade , že dáta v tomto riadku je k dispozícii v cache procesora , ako aj v hlavnej pamäti . Linka je " zdieľaná " , ak údaje platia vo vyrovnávacej pamäti oboch procesorov . Linka je " neplatná " v prípade , že dáta nie sú platné v cache procesora .

Obaja adresára založené na vyrovnávacej súdržnosť a sliedenie na báze medzipamäte súdržnosť by mala byť vykonaná , a škálovateľnosť každého algoritmu s rastúci počet procesorov by mali byť študované . Adresár na základe koherencie pamäťou cache mechanizmus udržuje adresár stavu vyrovnávacej pamäte v hlavnej pamäti . Tento adresár sa potom používa na odosielanie správ do procesora o stave každej vyrovnávacej pamäti bloku . V schéme je snoop báze , každá zmena výsledkov medzipamäte bloku v mechanizme vysielania ktorú cache ostatných procesorov sú oznámené o zmene v cache bloku .

• Predchádzajúca strana: Rozdiel medzi atramentové kopírky a kopírky 
• Ďalšia strana: Vlastnosti Z - Max TM DMX Control Osvetlenie relé