Aký je program VHDL pre 5-bitový posuvný register?

```vhdl

-- Definujte entitu 5-bitového posuvného registra

entity shift_register_5bit je

prístav (

clk :v std_logic; -- Hodinový signál

reset :v std_logic; -- Resetujte signál

data_in:v std_logic; -- Vstupné údaje

data_out:out std_logic -- Výstupné dáta

);

end entity shift_register_5bit;

-- Definujte architektúru 5-bitového posuvného registra

architektúra Správanie shift_register_5bit je

-- Definujte interné registre

signál reg1, reg2, reg3, reg4, reg5 :std_logic :='0';

začať

-- Implementácia posuvného registra

proces (clk, reset)

začať

if (reset ='1') then

-- Vynulujte všetky registre

reg1 <='0';

reg2 <='0';

reg3 <='0';

reg4 <='0';

reg5 <='0';

elsif (clk'event a clk ='1') potom

-- Posuňte údaje

reg5 <=reg4;

reg4 <=reg3;

reg3 <=reg2;

reg2 <=reg1;

reg1 <=data_in;

koniec ak;

ukončiť proces;

-- Priraďte výstupné údaje

data_out <=reg5;

koncová architektúra Behaviorálna;

```